9 月初的 SEMICON Taiwan 2026 上，多家国际机构的调研罕见地指向同一个判断：AI 半导体的扩产，正在从“前端增产”走向“全链条扩产”——产能压力从晶圆厂蔓延到先进封装、光互连和测试。而对光学行业的人来说，这条链的末端藏着本次展会最实在的信号：量产的卡点，恰好落在了光学对准与检测上。

一、扩产逻辑变了：瓶颈从晶圆厂移向封测端

先看几组硬数据（国际投行在 SEMICON Taiwan 2026 期间发布的调研）：

这组数据的含义很直接：AI 芯片的交付瓶颈，已经从"能不能流片"变成了"能不能封装好、测试好、交付出去"。价值链的重心正在向封测环节迁移——而这条链上最"光学"的一段，就是光互连。

二、剪刀差：为什么必须上光互连

头部晶圆代工厂在展会期间的硅光子国际论坛上给了一组对比：AI 算力每两年增长约 3 倍，而 I/O 带宽每两年只增长约 1.4 倍。算力跑得快、数据搬不动，这个剪刀差就是系统级通信瓶颈的根源——也是光互连被推上主位的直接原因。

对应到产业节奏上，光互连的路线图已经量化：单通道 200 Gbps（2026 年）走向 400 Gbps（2030 年），承载平台从板级光学模块、基板级集成，一路推进到将光引擎直接装进处理器封装内的 CPO（共封装光学）。电传输距离被一再压缩，带宽密度随之抬升——但代价是，原本属于“封装工序”的活儿，多出了一整段光学制造的硬骨头。

这里值得补一句产业背景：过去二十多年，光模块一直是“可插拔”形态——光模块作为独立部件插在交换机面板上，坏了就换，制造与测试都在模块厂自己的产线上完成。而 CPO 把光引擎塞进了处理器封装内部，光学制造第一次被“焊”进了先进封装流程：镜片、光纤、波导的对准精度直接决定封装良率，光学工序从“外围配套”变成了封装链上的串行工位。这正是光学工程师被推到前台的原因。

三、CPO 量产的真正瓶颈：对准与检测

一台 CPO 光学引擎，要把电芯片（EIC）、光芯片（PIC）、透镜和光纤阵列（FAU）集成到同一个封装里。其中光纤与光波导的耦合精度要求达到微米到亚微米级——这已经越过人工操作的极限，进入精密设备的工作区间。

对准端：光纤耦合不能靠"装上去再测"，必须在装配过程中实时读取光功率、边调边测——即主动对准：实时光功率反馈闭环 + 多轴纳米级定位。量产行情还额外要求更快的对准节拍和更高的自动化程度。

检测端：行业正在争论“键合后的中间测试档位”（业内称 Insertion 2）吞吐量偏低、要不要跳过。有调研机构的观点是：跳过确实缩短周期，但其中部分测试覆盖下游无法复制，该档位在良率评估和供应链责任划分上不可替代——行业趋势是简化中间档位、加重引擎级测试（对单个光学引擎做插损、回波、眼图等光电联测）。

需求陡增的一个侧写：据国际投行调研，某光学耦合设备厂商过去 25 年累计出货约 2000 台，而未来 12–18 个月的交付目标就高达 1000 台——光学对准设备的采购节奏，正在从“按年”变成“按月”。

四、75% 与 25%：检测为什么必须"前移"

前文的成本结构值得单独展开：某 AI 加速器产品中，封装、组装、测试与良率损失合计约占单位成本的 75%，逻辑芯片本身只占约 25%。当七成的钱花在"后道"，检测策略就必须跟着钱走——行业把这个思路叫 shift-left：把检测从终端测试前移到晶圆级、引擎级。

逻辑很简单：一颗有缺陷的光学引擎如果流到封装末端才被发现，报废的不只是它自己，还有与它绑定的高价值计算芯片。早期筛选的本质，是用低成本的中间环节拦截缺陷，避免高价值器件陪葬。这意味着晶圆级光学筛选设备要与产线节拍绑定——检测不再是可以慢慢做的实验室工序，而是嵌入量产节拍的在线工序。

五、给光学工程师的四个信号

把这四个信号放在一起看，会发现它们指向同一类能力组合：微米级定心与主动对准、装调与测量一体化、超精密光学加工。这些恰好是光学制造设备行业深耕多年的领域——过去服务的是镜头与模组产线，如今被 AI 算力的扩产潮推向了半导体制造的核心环节。

六、光学工程师的主场

"最后一道光学关"不是修辞。从 CoWoS 的 26 万片/月产能规划，到 CPO 的微米级耦合，再到 75% 的后道成本占比，这条证据链指向同一个事实：AI 算力的下一步扩张，卡点在光学制造与检测。

对光学工程师而言，这是行业少有的"能力平移"窗口——你在镜头装调、定心检测、精密加工上积累的经验，正在成为半导体先进封装产线上被争抢的技能。看懂这层映射，比记住任何一组产能数字都重要。

数据来源：SEMICON Taiwan 2026（2026 年 9 月）期间多家国际投行调研纪要及头部晶圆代工厂硅光子国际论坛公开披露。文中设备厂商均做匿名化处理。